|
소스 바이어스
자기 바이어스는 Q점을 안정화시키기 위한 한 가지 바이어스 방법이다. 이 절에서는 쌍극성 트랜지스터에서 사용되었던 방법과 유사한 2가지의 바이어스 법을 설명한다.
1) 전압분배 바이어스
그림 3-4(a)는 JFET의 바이어스를 좋
|
|
|
소스에 저항을 붙여주면 되는 것이죠. 여기서 발생하는 부작용으로는 이득이 감소하게 되는데, 그에 대한 대책은 소스저항과 병렬로 콘덴서를 달아주면 교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-sp
|
|
|
소스 팔로워(source follower)라고 종종 불린다. 입력 신호는 결합 커패시터를 통해서 게이트에 공급되고 출력은 소스 단자에서 얻는다.
Gate-Source 전압 이득을 구하기 위하여 입력 및 출력 전압을 각각 구하면,
를 각각 대입하여 정리하면,
이득은
|
|
|
식 3.3에서 주의할 점은 VGS가 음의 전압이라는 것이다 만약 VG >> VGS이라면 ID는 그림 3-4와 같이 거의 일정하게 되므로 온도에 대한 안전성이 좋아진다.
3-4 전압 분배 바이어스 회로의 Q 동작점
소스 접지 증폭기 (공통 소스 증폭기)
기본적
|
|
|
JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은 약 2.5로 나타났다. 그리고 이번에 실험하게 될 회로에 대해서도 시뮬레이션을 돌려보았는데 12k저항을 부착했을 경우 회로에 오류가 있다는 경고문이 뜨면서 시뮬레이
|
|
|
때문이다. 그렇기 때문에 입력 임피던스는 이다. 여기서 소스 저항이 추가되면 수식은
가 되므로 영향을 주지 않는다.
② JFET 공통 드레인 증폭기 회로에서 입력신호가 부하에 전달되는 율이 트랜지스터 공통 콜렉터 회로보다 훨씬 작은 이유
|
|
|
소스 바이어스
자기 바이어스는 Q점을 안정화시키기 위한 한 가지 바이어스 방법이다. 이 절에서는 쌍극성 트랜지스터에서 사용되었던 방법과 유사한 2가지의 바이어스 법을 설명한다.
1) 전압분배 바이어스
그림 3-4(a)는 JFET의 바이어스를 좋
|
|
|
소스 증폭기
Av
Zin
VOP-P(max)
전력이득
계 산 값
4.49
100k
428.94
측 정 값
5.44
91.3k
18.75V
토의
이번 실험에 사용한 JFET는 2sk30A이다.
스위치 대신 회로를 오픈하고 <그림 19>와 같이 회로를 연결 하였다. Vgs가 0이 되지 않아 오픈 상태로 Vgs=0V일때를
|
|
|
JFET는 주로 소신호 응용에 사용된다. JFET는 2VGS보다 약간 높은 Vin에 의하여 발생되는 전압변동의 극히 일부만 허용할 수 있다.
⑤ 전력이득을 계산하고 dB로 환산하여라.
PG = AV2×Zin/RL (단, RL = 10㏀)
⑥ 계산값 및 측정값을 표 16-4에 기입하여라.
P
|
|
|
소스 바이어스
자기 바이어스는 Q점을 안정화시키기 위한 한 가지 바이어스 방법이다. 이 절에서는 쌍극성 트랜지스터에서 사용되었던 방법과 유사한 2가지의 바이어스 법을 설명한다.
전압분배 바이어스
그림 2-4(a)는 JFET의 바이어스를 좋게
|
|
메뉴펼치기
