|
회로에 대해 실험을 진행했지만 이번 실험은 메모리를 가진 순차논리회로를 이용한 실험이였다. 그 중 대표적인 Latch와 플립플랍에 대한 실험이였다. 실제 실험에서 미리 공부해 놓은 내용을 직접 체험할 수 있었다. Latch와 플립플랍의 차이점
|
|
|
= X\' · Y\' (드모르간의법칙)
(X·Y)\' = X\' + Y\' (드모르간의법칙)
X=X (대합성의법칙)
X·(X+Y)=X (흡수법칙)
X+X·Y=X (흡수법칙)
X+X\'·Y=X+Y (흡수법칙)
※ 논리회로
드모르간의 정리
- 부울의 대수 -
- 회로도 -
1.부정 논리곱(NAND)
2. 부정 논리합(NOR)
|
|
|
논리회로를 설계하여라.
입 력
출 력
a
b
c
d
A
B
C
D
0
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
1
0
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
1
1
0
0
0
1
1
0
1
1
1
0
0
1
0
1
0
0
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
x
x
x
x
1
0
1
1
x
x
x
x
1
1
0
0
x
x
x
x
1
1
0
1
x
x
x
x
1
1
1
0
x
x
x
x
1
1
1
1
x
|
|
|
vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율
|
|
|
회로 설계에서 사용하고 나머지는 시뮬레이션에서만 사용
ex) 구조 : 레지스터·형 [범위] 레지스터 이름;
reg선언의 예
reg a; // 1비트 레지스터
reg [3:0] x; // 4비트 레지스터 x
reg [7:0] m,n; // 8비트 레지스터 m,n
2. 논리회로 설계
(1) 전 가산기 설계
A
|
|
|
1. 목적
가. 기억소자의 기본 원리를 이해한다. 나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다.
2. 이론 디지털 회로는 조합회로와 순차회로로 구분할
|
|
|
IC Design
상품 설계
→소비자의 수요에 맞게 상품 설게
기능 설계
→설계가 올바르게 되었는지 Simulation을 통해 확인
논리회로 설계
→NAND/NOR Gate를 이용하여 구체적인 회로 설계
Layout 설계
→ 부품의 배치나 회로 패턴 작성 및 확인
Mask 제
|
|
|
논리회로를 구현하라. 표 3.3은 2진부호화 10진수와 Braille의 관계를 나타낸다.
입 력 변 수
출 력 변 수
A
B
C
D
W
X
Y
Z
0
0
0
0
1
1
1
0
0
0
0
1
1
0
0
0
0
0
1
0
1
0
0
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
1
0
0
1
0
1
1
0
1
0
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
0
1
0
1
AB
CD
1
|
|
|
회로를 비교, 설명하라.
Decoder
·디코더는 코드화된 입력을 출력으로 변환하는 다중-입력, 다중-출력 논리회로
·입력코드의 수는 일반적으로 출력코드보다 적은 수를 가짐
·디코더는 조합회로로서 n개의 binary 입력신호로부터 최대 2n개의 출
|
|
|
C1중 1이 홀수 개이면 결과는 1이 된다.
X
Y
C1
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
<진리표>
<논리회로>
S = XYC1
C = XY + (XY)C1 <논리식>
위의 논리회로에서 보듯이 전가산기는 반가산기 두 개로 이루어져 있다
|
|
메뉴펼치기
