|
시 실험결과와 일치했다.
실험회로2
1) 실험과정
2) 실험결과
이번 실험은 정리 8)의 부정법칙을 검증하기 위한 회로로서 74LS04 인버터 두개를 직렬로 연결할 때 출력 상태를 보기 위한 회로이다. 이번 실험 역시 입력은 클럭으로 공급했고, 결과
|
|
|
전자공학회, 1987 Ⅰ. 논리게이트의 개요
1. 기본적인 논리게이트
2. 응용한 게이트
1) 논리곱(AND)
2) 논리합(OR)
3) 논리부정(NOT)
4) 배타적 논리합(EXCLUCIVE OR)
3. 부울 대수
1) 불 대수 공리
2) 불 대수 기본정리
3) 교환 정리
4) 결합 정리
5)
|
|
|
실험이었다. 1. 제 목 : Term project
2. 상태도, 상태표
● 상 태 표 (INITIAL VALUE: 101-1001)
● 디코더 진리표
● 7세그먼트 디코터 부울함수식(공통양극형)
● 4가지 상태 예시 및 상태도
<모든상태를 표현하기에는 한계가 있어서 간략화 하
|
|
|
결과
전가산기
회로도
Simulation 결과
Referance
디지털공학실험(김상욱외 7명) 복두출판사
디지털공학(장은영외 1명) 신화전산기획 1. 실험관련내용(이론)
2. 실험계획 및 주의사항
3. Pspice Simulation
4. Referance
|
|
|
멀티미터로 출력 전압을 측정하여 게이트들간의 관계를 확인하였다. 원래 결과값이 0V와 5V만 나와야 하지만 결과값은 0.1549~0.63V 정도의 오차가 발생하였다. 비교적 낮은 수치의 오차이기에 부울대수의 정리를 쉽게 확인해 볼 수 있었다.
|
|
|
시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.109 ~ p.111
④ http://kin.naver.com/db/detail.php?d1id=11&dir_id=110215&eid=ueOG5dYR+Wnamc9xrJfciRPlbCP//J/o&qb=us6/77TrvPa29T8= 1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5. 참고자료
|
|
|
실험결과가 부울대수의 어떤 정 리에 해당되는지를 쓰시오.
(AB)+A=Z (AB)+A=A 정리7
4.(1) [그림 2-6] 회로를 구성하고 <표2-6>의 입력전압을 인가했을 때 출력(Z1) 전압을 측정하여 기록하시오.
입 력
출 력
A
B
C
Z1
Z2
0
0
0
0
0
0
0
5
0
0
0
5
0
0
0
0
5
5
5
5
5
|
|
|
○ 설계방법이 어려운 반면에 정확하다.
○ 순차논리회로를 이용하여 설계.
5.Simulation
<실험1>
<실험2>
<실험3>
References
www.alldatasheet.co.kr
pspice 기초와 활용
네이버 블로그 1.Title
2.Name
3.Abstract
4.Background
5.Simulation
|
|
|
레포트에 첨부하지는 않았지만 시간 단위를 ns 로 바꾼 후에 다시 실험해본 결과 쿼터스 시뮬레이션과 유사하게 나왔다.
8.Conclusion
모든 부울대수의 정리와 공리를 실험해 본 것은 아니었지만 몇 가지 정리와 공리를 직접 회로 설계와 시뮬레
|
|
|
전자공학의 큰 두 개의 부류를
확실히 이해할 수 있다고 생각된다.
■ 소요장비 및 재료
오실로스코프 와 그외
probe
전구 다마 ■ 실험실습 프로그램
■ 학습 목표
■ 학습자 분석
■ 주별 학습단원 및 학습목표
■ 실험실습 제목
|
|
메뉴펼치기
