|
실험과 마찬가지로 예상했던 결과와는 약간 차이가 있었음을 알 수 있다. MOSFET의 특성상 열에 약해서인지 예상했던 결과에서 약간 벗어난 측정 결과를 얻은 것 같다.
2.3 소스 접지 증폭기
2.3.1 실험 회로도
PSPICE 회로도
브레드 보드 구성
2.3.2
|
|
|
회로에서 부하저항 RL 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 에 의해 분자의 값이 증가함으로 전압이득은 증가한다.
5. 그림 22-1의 공통소스 증폭기의 동작은 바이폴라 트랜지스터의 어느 것과
|
|
|
회로가 되고 Loading effect가 발생하지 않게 되어 발생할 수 있는 최대 전압이득을 유도할 수 있다. 위에서도 실험을 통해 분석해 본 것과 같이 RL값이 더 커지게 되면 컬렉터 저항의 합성저항은 커지게 되므로 전체 전압이득(Av)는 증가하게 된다.
|
|
|
증폭기)의 출력파형은 입력신호와 0˚의 위상차를 가지고 나타내어 졌기 때문에 결과적으로 OA와 OB의 출력파형은 서로 180˚의 위상차가 존재하게 된다.
3. 그림 15-1의 회로에서 부하저항 RL2가 제거된다면 Vout1은?
(a) 눈에 뛰게 증가한다. (b) 눈에
|
|
|
실험결과분석 : 555timer를 이용하여 PWM 파형을 볼 수 있었던 실험이였다.
이 실험은 주기와 Duty Ratio, 캐패시터만 설정하면 회로에 쓰이는 R_a,R_b를 계산식으로 구할 수 있다. 실험을 하면서 설정한 값들은 다음과 같다.
≪ … 중 략 … ≫
|
|
|
회로에서 VE는 대략 얼마인가?
(a) -9V (b) 0V (c) -0.7V (d) +0.7V
⇒ 회로에서 이미터전압(VE)값은 VB-0.7V로 구할 수 있으므로 다음과 같은 식이 성립된다.
VE=VB-0.7V=0V-0.7V=-0.7V
5. 다음 중 공통베이스 증폭기의 정상적인 증폭기의 정상적인 특성이 아닌 것
|
|
|
크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
회로는 이론과 같이 트랜지스터의 β에 매우 민감한 의존성을 지닌다는 사실이 실험적으로 확인되었다.
실험 ②회로는 BJT에 흐르는 전류가 트랜지스터의 β가 아닌 외부 저항 회로 소자에 의존한다는 이론을 뒷받침해주는 결과를 보였다. 트
|
|
|
결과와는 달라서 약간 아쉬웠다. 시간이 조금 더 있다면 소자값들을 수정하여 이 문제를 해결할 수 있을 것 같다.
5. 고찰 마지막 실험인 오디오 증폭기 설계를 통해 지금까지 전자회로시간에 배워왔던 이론과 실험한 내용들을 종합적으로 공
|
|
|
증폭기에서는 VG의 증가에 따른 VD의 감소을 예상할 수 있었으나 공통드레인 증폭기에서는 VS=ID×RS에 의해 입력과 출력이 같은 위상차에 의해 진행되게 된다.
3. 그림 23-1의 회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은 어떻게 변
|
|
메뉴펼치기
