|
예비보고서를 참 어렵게 준비하였었는데 확실히 준비에 오랜 시간을 투자 한 만큼 실제 실험은 쉽게 진행 할 수 있었습니다.
실제 실험에서는 예비보고서에서는 알 수 없었던 소자의 온도에 대한 특성을 파악해보는 것이 흥미로웠습니다. 처
|
|
|
회로망에 대하여 잘 알게 되었습니다. T회로망을 이용하면 부하저항에 자신이 원하는 전압 감쇄를 할 수 있다는 것을 배웠습니다. 실험을 하는 동안 계산 과정이 많아서 당황했는데 예비보고서를 작성할 때 미리 계산을 다해와서 수월하게 실
|
|
|
회로일수록 오차가 크게 발생하는 것을 알 수 있으며 가역정리의 실험값은 허용오차의 범위를 벗어나지 않는다고 생각합니다.
예비 보고서
제 7장 : 중첩의 정리와 가역정리
중첩의 정리와 가역정리
1. 목 적
중첩의 원리와 가역 정리를 이해
|
|
|
차이가 없다는 것을 알 수 있다. 이는 내부 저항값 가 매우 작아서 전압강하가 에서 거의 모두 일어난다는 것을 알 수 있다. 1. 기초 실험용 계측장비 사용법
1. 목적
2. 이론
3. 사용부품 및 장비
4. 실험방법
5. 예비보고서
6. 결과보고서
|
|
|
예비보고서-----
1. 테브난 및 노턴의 정리를 자세히 정리한다.
A : 테브난의 정리
1. Thevenin 등가회로로 적용할 부분을 분리 한다.
2. 회로에 단자를 표시한다.(a, b)
3. 모든 전원을 소거하고, Rth를 구한다.
4. 모든 전원을 포함한 무 부하 전압 Eth를
|
|
|
회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하였다.
|
|
|
회로를 연결한다. 표준 arm R3는 최대 설정값에 (10k)에서 나타낼 것이다.
4.예비보고서
(1)휘트스톤 브리지의 측정된 가변 저항을 이라 한다.
(2)평형 상태에서 검류계의 전류는 이다.
(3)제로 중심 검류계의 전류의 방향은 지침이 움직이는 방향에
|
|
|
등가회로의 테브넌 저항을 구하는 것인데 이것은 입력 단에서 바라보면 과이 서로 병렬 연결 되어 있는 형태이므로 이것을 테브넌 등가회로로 살펴보면 가 되는 것을 확인 할 수 있다.
5) 예비보고서의 (5) 항목의 SPICE 시뮬레이션 결과와 실험
|
|
|
연속적으로 되기 위한 조건에서 수식을 정리해 보면
즉, 가 된다.
(4) 실험과정 (6)의 이론치를 계산하라.
의 식을 이용하여
①D=0.2일 때 ②D=0.4일 때
③D=0.6일 때 1. 실험 목적
2. 이론
3. 사용부품 및 장비
4. 실험 내용
5. 예비보고서
|
|
|
예비보고서에서 예상했던 =3.485mA와 거의 비슷한 값을 얻을 수 있었다. 강의자료의 실험방법에서는 입력에 10mVpp인 사인파를 인가하라 하였는데 입력 신호가 매우 작아서 노이즈가 심해 100mVpp와 200mVpp를 이용하여 실험을 진행하였다. 두 실험
|
|
메뉴펼치기
