|
논리 회로가 된다.
AND출력을 OR게이트 B입력에 넣으면 A+AB=X의 연산을 하는 논리게이트가 구성이 된다.
①B=0일때는 A+0=A의 출력이 나타났으며
②B=1일때는 A+A=1(부울대수 기본법칙 6번에 따라) 나타나야 정상이었다. 반면 우리의 실험결과는 A펄
|
|
|
논리합과 논리곱으로 출력하는 것을 각각 논리합회로(OR회로)·논리곱회로(AND회로)라고 한다. 논리곱회로의 출력을 부정회로에 입력하여 하나의 회로로 만든 것이 부정논리곱회로(NAND회로)이다. 논리합회로와 부정회로를 조합한 것은 부정논
|
|
|
논리연산을 회로로 구현했다. 실험결과 분배법칙이 성립한다는 것을 알 수 있었고, 시뮬레이션 결과도 동일한 결과를 출력했다. 2. 부울대수의 공리 및 정리
실험회로1
1) 실험과정
2) 실험결과
실험회로2
1) 실험과정
2) 실험결과
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
보았다. 마지막으로 앞에서 알아본 논리 소자들을 사용하여 2×4 디코더를 설계해봄으로써 조합 논리 회로를 구성하는 방법을 배울 수 있었다. 1. 목적
2. 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
회로도
( b ) 카운터의 출력 파형
입력펄스
21 출력
21 출력
0
0
0
1
0
1
2
1
0
3
1
1
4
0
0
( C ) 2단 2진 카운터의 계수표
( D ) 기호
[그림] 기본적인 2단 2진 카운터와 출력 파형
- 클럭 펄스는 하강 에지(↓)에서 트리거되며, 각 클럭 펄스가
|
|
|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
컴퓨터의 조립
[1] 개인용 컴퓨터의 조립 과정
(1) 제 1단계 : 케이스의 분해 및 전원 장치 설치
(2) 제 2단계 : 마더 보드에 중앙 처리 장치의 설치
(3) 제 3단계 : 마더 보드의 RAM 슬롯에 RAM 카드를 삽입
(4) 제 4단계 : 마더 보드를 케이스에 장착
|
|
|
부울 항이다. 예를 들어 4개의 입력 A, B, C, D가 있다면 는 민텀이지만 는 민텀이 아니다.) 이 민텀에 대한 논리가 MUX의 데이터 입력으로 연결되고 또한 데이터의 선택이 입력변수에 의해 제어된다면 이는 해당 진리표가 회로로 직접 구현된 것
|
|
|
회로 컴퓨터의 설계와 이론에 관한 최초의 스케치를 발견할 수도 있을 것이다. 그러나 이 모두를 포함한 많은 업적들은 그의 전문활동을 벗어나 이루어진 것이었다. 1. [개요]
2. [생애]
3. [논리학 연구]
4. [철학적 업적]
5. [의의]
|
|
메뉴펼치기
