|
공통소스증폭기에서는 VG의 증가에 따른 VD의 감소을 예상할 수 있었으나 공통드레인 증폭기에서는 VS=ID×RS에 의해 입력과 출력이 같은 위상차에 의해 진행되게 된다.
3. 그림 23-1의 회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은
|
|
|
회로에서 부하저항 RL 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 에 의해 분자의 값이 증가함으로 전압이득은 증가한다.
5. 그림 22-1의 공통소스 증폭기의 동작은 바이폴라 트랜지스터의 어느 것과
|
|
|
공통 컬렉터 증폭기)의 출력파형은 입력신호와 0˚의 위상차를 가지고 나타내어 졌기 때문에 결과적으로 OA와 OB의 출력파형은 서로 180˚의 위상차가 존재하게 된다.
3. 그림 15-1의 회로에서 부하저항 RL2가 제거된다면 Vout1은?
(a) 눈에 뛰게 증가
|
|
|
)이 Vin, 채널2(푸른색)이 Vout이다.
따라서 이 회로는 입력 신호가 반전, 증폭되는 반전 증폭기로 동작함을 알 수 있다.
첨두치는 입력이 100mVpp, 출력이 476mVpp이다. 따라서 이득 AV는 476/100 = 4.76이 된다. ① 드레인 특성
② 소스 공통 증폭기
|
|
|
크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
회로부터 를 구하여 얻을 수 있는데, 이면
로 주어진다.
3. 시뮬레이션
(1) 회로도
(2) 시뮬레이션 결과
(3) 실험 회로
(4) 1K Hz
(5) 10K Hz
(6) 100k Hz
(7) 500k Hz
시뮬레이션 결과 JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은
|
|
|
전자공학 > 반도체 > 트랜지스터 > FET]
http://www.ktword.co.kr/word/abbr_view.php?m_temp1=4235&id=1341&nav=2&m_search=FET%EB%B0%94%EC%9D%B4%EC%96%B4%EC%8A%A4
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출
|
|
|
PRENTICE HALL Robert L.Boylestad Louis Nashelsky Ⅰ목적
(1) JFET 증폭기의 바이어스 회로를 고찰한다.
(2) FET 소오스 접지 증폭기의 특성을 조사한다.
(3) FET 드레인 접지 증폭기의 특성을 실험한다.
Ⅱ이론
(1)바이어스 회로
(2) 접지방식에 따른
|
|
|
회로가 되고 Loading effect가 발생하지 않게 되어 발생할 수 있는 최대 전압이득을 유도할 수 있다. 위에서도 실험을 통해 분석해 본 것과 같이 RL값이 더 커지게 되면 컬렉터 저항의 합성저항은 커지게 되므로 전체 전압이득(Av)는 증가하게 된다.
|
|
|
회로-
-파형-
2) 입력 저항 측정
-회로-
-파형-
3) 출력 저항 측정
-회로-
-파형-
2.오실로스코프 파형 - ( Ch1 : 입력 전압 / Ch2 : 출력 전압 )
<공통 - 소스 증폭기>
<공통 - 게이트 증폭기>
<공통 - 드레인 증폭기>
3.실험 결과 값
<공통 -
|
|
메뉴펼치기
