|
회로를 구현함
2. 잦은 실험으로 통하여 약해진 접촉부분을 더욱더 강화함.
3. 초반 과제 소스코딩에 도움을 줌
4. 프로젝트 제안서를 열심히 작성함으로써 결과보고서의 틀을 마련함
100
OOO
- 부수적인 것을 맡아서 함 -
1. 조원들에게 연락해 매
|
|
|
보고서 내용
1) SPICE, Schematic, Netlist, Model library
2) SPICE Level 1 model의 parameter 및 각각의 의미.
3) Transient analysis, DC analysis, AC analysis, Parametric analysis
□ 실험방법
1)실험 1 : R, C, OP_AMP를 이용한 1차 고역통과필터 및 증폭기
2)실험 2 : Com
|
|
|
있다. 신호 주파수 오차가 발생할 수 있다.
6. 참고문헌
- 키르히호프의 법칙 [Kirchhoff’s Laws] (물리학백과), 한국물리확회 Ⅰ. 개요 (Introduction)
Ⅱ. 이론 (Theory)
Ⅲ. 실험장치 및 실험절차 (Apparatus & Procedure)
Ⅳ. 데이터 및 결과 (Data & Results)
|
|
|
결과 보고서
사용기자재 : 오실로스코프 : TDS 2000 , Tektronix
함수 발생기 , 주파수 카운터 : 종합 계측기 :Universal system
① 함수발생기로 ±5 Vpp, 1㎑를 갖는 다음의 3가지 파형을 만들고, 각각의 경우에 대하여 주파수 및 피크전압을 측정하여 아래
|
|
|
트랜지스터
2) JFET의 출력 특성 곡선 (게이트 전압에 따른 드레인 전류와 드레인 소스 전압의 특성)에 포화 영역, 차단 영역, 옴 영역의 구분.
3) JFET의 소신호 등가 모델(FET와 BJT의 차이점)을 알아보고, R1과 R2 값을 결정한다.
4. 실험 결과
|
|
|
쓰나 의문점이 들었는데, 이것을 잘 해소 할 수 있는 좋은 기회였다. 그리고 나의 부족한 부분이 무엇 인지를 알 수 있는 좋은 기회가 되었다. ●목적
●A급 증폭기
●이론값
●시뮬레이션(Multisim11.0)
●실습
●결론 및 고찰
|
|
|
커패시터까지 제거한 후 전압을 측정하고 계산해봤더니 은 약 622.7Ω이 나왔다. 전자회로실험 예비보고서
8장. 베이스 접지 증폭기 및
이미터 폴로워 회로
1. 실험 목적
2. 이론
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
|
|
|
수 있다.
▶ 입력전류(위) 출력전류(아래)의 시뮬레이션이다. 입력은 약 25uA 의 크기를 가지고 출력은 약 800uA의 크기를 가진다. 약 30의 전류이득이 있는 것을 볼 수 있다. 1. 목적
2. 기초이론
3. 실험방법
4. 예상결론 및 Pspice Simulation
|
|
|
1uF일 때 더 줄어드는 것을 알 수 있었다. 그러므로 여기서의 캐퍼시터는 바이패서 캐퍼시터라는 것을 확인할 수 있었다. 1. 제목
2) 공통 소오스 증폭기
2. 예비보고사항
3. PSPICE Simulation
1) 실험1
2) 실험2
3) 실험3
|
|
|
소스 공통 회로
시뮬레이션
시뮬레이션 결과
0.5Vp-p 의 입력 신호를 주었을 때 출력은 위상은 반대이고 약 2배 정도인 1~1.2V 가 나왔다.
그러므로 이 회로가 입력을 주었을 때 출력을 2배로 증폭시키는 증폭기라는 것을 알 수 있다. 1 목적
|
|
메뉴펼치기
