|
entity div1 is
port(
clk: in std_logic;
in_data: in integer range 0 to 999;
o_data: out std_logic_vector(15 downto 0);
--o_data_100: out std_logic_vector(3 downto 0);
--o_data_10: out std_logic_vector(3 downto 0);
--o_data_1: out std_logic_vector(3 downto 0);
o_cmplt: out std_logic
);
end div1;
arch
|
|
|
위해서는 앞으로도 꾸준하게 공부를 해야겠다는 생각이 들었다. 이제 실습도 종반부를 향해서 달려가고 있는데, 기말 텀 프로젝트 준비도 꾸준히 하여 성공적으로 1학기를 마쳐야 겠다. 1. Purpose
2. Problem Statement
3. Sources & Results
|
|
|
사용하다 보니 익숙하지 않아 많은 시행 차고를 겪었고 앞으로 언어 공부를 함에 있어서 많은 도움이 된 것 같다. 1.설계 사양 및 기능
2.입출력 포트
3.전체 블럭도 및 구조
4.소스코드 설명
5.시나리오
6.시뮬레이션
7.결론 및 고찰
|
|
|
VHDL 코드 작성을 실제의 장비를 통해 보다 쉽게 이해하고 배울 수 있는 좋은 기회가 된 것 같다.
3.2 참고자료
▶ DigitalDesign, J.F.Wakerly, PrenticeHall, 2006.
▶ DigitalDesign PRINCIPLS&PRACTICES, J.F.Wakerly, PrenticeHall, 2002. 1. 프로젝트 개요
2. Source Code 분
|
|
|
|
Digital Watch
Tool : Altera QuartusⅡ
Device family : CycloneⅡ
Device : EP2C50F672C6
Hardware : Altera DE2 Board
- 목표 -
vhdl을 활용하여 디지털 시계(Digital watch)를 설계한다.
- 기능 -
1. 일반적인 시계 기능 : 셋팅 가능.
2. 알람 기능 : 해당 설정 시간에
|
|
|
HEN \"0100\" =>Segs2 <= \"1001100\";
WHEN \"0101\" =>Segs2 <= \"0100100\";
WHEN \"0110\" =>Segs2 <= \"0100000\";
WHEN \"0111\" =>Segs2 <= \"0001111\";
WHEN \"1000\" =>Segs2 <= \"0000000\";
WHEN \"1001\" =>Segs2 <= \"0001100\";
WHEN OTHERS => Segs2 <= \"11111
|
|
|
IC;
ALARM_HUR : OUT INTEGER RANGE 23 DOWNTO 0;
ALARM_MIN : OUT INTEGER RANGE 59 DOWNTO 0;
SET_MODE : OUT STD_LOGIC_VECTOR (1 DOWNTO 0);
BEEP : OUT STD_LOGIC
);
END COMPONENT;
TYPE WATCH_MD IS (M_TIME, M_ST_WATCH, M_ALARM, M_TIME_S);
SIGNAL WATCH_MODE : WATCH_MD;
SIGNAL MODE : STD_LOGIC_VECTOR (2 DOW
|
|
|
반도체 직접회로설계 수업을 들으며 익힌
내용을 토대로 흔히 볼 수 있는 미니 커피 자판기를 Altera Quartus II 를 이용하여 VHDL 언어로 코딩 함으로 써 VHDL설계에 대한 이해도를 높인다.
미니 커피 자판기를 위한 코딩으로써 음식점 입구에서
|
|
|
= 1 = 1
3) Draw the logic diagram by Quartus
① logic diagram
② VHDL source
library ieee;
use ieee.std_logic_1164.all;
entity counter is
port ( clk,rst : in std_logic;
A,B,C,D : buffer std_logic);
end entity counter;
architecture jkf of counter is
signal j1,j2,j3,j4,k1,k2,k3,k4,d1,d2,d3,d4 : std_logi
|
|
|
|
library ieee;
use ieee.std_logic_1164.all;
entity control is port(
clk : in std_logic;
st_op: in std_logic;
sw1 : in bit;
sw2 : in bit;
segcontrol : out std_logic_vector(3 downto 0);
segment : out std_logic_vector(6 downto 0));
end control;
archit
|
|
메뉴펼치기
