|
회로이론, Hayt지음, 강철호 역, Mc Graw Hill 출판
-대학 물리학, 청문각 출판 1. 실험 제목
2. 실험 목적
3. 실험 순서
4. 실험에 사용된 원리 정리
1) 디지털 논리 회로인 and, or, not, xor게이트의 입출력 특성
2) 부울대수와 카르노 맵, 카
|
|
|
회로인 것을 확인 할 수 있었다.
실험에 대한 고찰
이번 실험은 Logic gate의 멀티플렉서와 디멀티플렉서를 구성할 수 있고, 실험의 결과들로 멀티플렉서와 디멀티플렉서의 원리를 이해하고 동작을 확인해 보는 것이었다. 멀티플렉서는 복수개
|
|
|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913 1. 제목
2. 개요
3. 이론
4. 설계과정
5. VHDL Code
6. 결과 및 분석
7. 토의사항
8. 참고문헌
|
|
|
실험의 타당성 :
NOR게이트면 OR의 반대값으로 NAND게이트면 AND의 반대값으로 출력되었으며
Bool대수의 정리, De Morgan의 정리, 카르노 맵 게이트, Exclusive-OR게이트 의 정리에 따라서 값이 적절하게 나왔다.
- 고찰
빵판의 한 구멍에서 여러곳으로 연
|
|
|
회로설계
프로그램 구현
스위치를 누를 때 단발 펄스 발생
Cedar logic simulator 를 이용하여 자판기 회로를 구현해 보았다. 과제 개요
자동 판매기란?
목표설정
상품과 거스름돈이 나오는경우
카르노맵간소화
회로설계
프로그램 구현
|
|
|
(b)
4. 참고 자료
Digital Principles and Application, Leach/Malvino (Mcgrow Hill) 59-63page
디지털 논리와 설계, 유황빈 (정익사) 140-147page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 11-45page 1. 논리작용의 기초
2. 부울 대수와 논리시의 간략화
|
|
|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
|
logic gate의 방법으로 구현하면, a, s, z, x를 통해 바로 Q와 notQ에 입력된다. 하지만 실제로 구현하기 위해서는 logic gate로 실현한다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://princess.kongju.ac.kr/DigitalMain/d
|
|
|
수 있는지 검증
- LED로 동작을 확인 실험내용
4Bit- Sequence-Recognizing 설계
(1)상태도 작성
(2)상태표 작성
(3)K-map 작성
(4)Boolean expression
(5)테스트 데이터
논리 회로 작성
1.전체 회로도
2.로직애널라이저 캡쳐화면
고찰
참고문헌
|
|
|
회로를 간단히 할 수 있다.
Pspice Simulation
반가산기
회로도
Simulation 결과
전가산기
회로도
Simulation 결과
Referance
디지털공학실험(김상욱외 7명) 복두출판사
디지털공학(장은영외 1명) 신화전산기획 1. 실험관련내용(이론)
2. 실험계획 및 주
|
|
메뉴펼치기
