|
ALU를 이용하여 어드레스를 계산한후 어드레스를 증가하면서 데이터를 읽거나 쓴다. Pre-decrement 주소지정 방식은 다음 그림과 같이 동작한다.
- 스택을 위한 블록 단위 전송명령
밑에 그림에서 PUSH 동안에는 SP에 지정된 위치에서 어드레스를 레
|
|
|
성균관대학교 디지털집적회로설계 cad과제 4
목차
1. Basic cells for Carry Select Adder
2. Linear Carry Select Adder
3. Square Root Carry Select Adder
4. Kogge-Stone Adder
5. Adder Delay Comparison
6. Application of a 16-bit Adder
7. Layout
8. Run DRC and LVS of 16-bit square root c
|
|
|
Carry Select Adder
① Designing basic cells for Carry Select Adder
② Maximum delay measurement for basic cells
2. Linear Carry Select Adder
① Worst case delay estimation
② Designing Linear Carry Select Adder
3. Square Root Carry Select Adder
① Worst case delay estimation
② Designin&
|
|
|
수행하는 TTL 종류를 나타내었다.
7480
7482
7483
74183
74283
74385
Gated Full Adder
2-Bit Binary Full Adder
4-Bit Binary Full Adder with Fast Carry
Dual Carry-Save Full Adder
4-Bit Full Adder with Fast Carry
4-Bit Adder/Subtractor with Clear
그림 8. 가산기 기능을 갖는 TTL
|
|
|
Carry
00
0.10
0.10
01
4.36
0.12
10
4.36
0.12
11
0.11
4.36
2) 실험2 VCC = 5.0V
SUM
Carry
000
0.09
0.07
001
4.24
0.07
010
4.36
0.07
011
0.10
4.38
100
4.35
0.07
101
0.10
4.38
110
0.09
4.38
111
4.24
4.38
3) 실험3 VCC = 5.0V
※Carry0이 0일때는 입력값 맨앞 숫자가 0으로 표시.
Carry0이 1일때는 입력
|
|
|
adder4로 명명한다.
2. 새로운 그래픽 편집기 파일을 열고, 그림 8과 같은 회로를 구성한다. 입력 버스(Bus)
인 A[3..0]와 B[3..0]는 각각 4개의 비트인 Bit3, Bit2, Bit1, Bit0를 나타내고, 출력버스인 S[4..0]는 5비트인 Bit4, Bit3, Bit2, Bit1, Bit0를 나타낸다.
3. 새
|
|
|
carry의 입,출력 및 합의 출력을 나타내준다.
③7480:2비트 전가산기 소자이며 입력의 complement도 cin으로 출력받고 carry의 not도 출력한다.
④74283:4비트 전가산기 소자이며 carry의 입력과 출력이 가능하다.
⑤74385:쿼드 비트 adder 소자이며 감산기로
|
|
|
Adder)
: 1 bit의 덧셈
① 진리표
A
B
SUM
Carry
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
② 논리식
SUM = Ab B + A Bb
= A B
Carry = AB
③ 회로
A
SUM
B
carry
<그림 10.1> 반가산기 회로
⑵ 전 가산기 (Full Adder)
: carry 까지 더하는 덧셈기
① 진리표
A
B
C
SUM
Carry
0
0
0
0
1
1
1
1
0
|
|
|
Carry) 가산기(Adder)
실습 날짜 : 10월 4일
목적 : 4비트 리플 캐리가산기의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
4비트 리플 캐리 가산기는 4비트 전가산기의 연산에 리플의 증가유무(캐리 유무)
을 알 수 있게 하는 가산기이
|
|
|
Adder,FA)
2개의 비트 X,Y와 밑의 자리로부터 자리올림한 C(Carry)까지 고려하여 비트 3개를 덧셈하는 회로
4) 디코더(Decoder)
입력으로 들어오는 2진 신호의 조합을 검출하여,유일한 출력만을 생성하는 회로
n개의 입력 변수가 있을때는 2n개의 출력
|
|
메뉴펼치기
